CLIPPEDIMAGE= JP363288067A

PAT-NO: JP363288067A

DOCUMENT-IDENTIFIER: JP 63288067 A

TITLE: THIN-FILM TRANSISTOR

PUBN-DATE: November 25, 1988

**INVENTOR-INFORMATION:** 

NAME

OSADA, TAKETO

ASSIGNEE-INFORMATION:

NAME

COUNTRY

RICOH CO LTD

N/A

APPL-NO: JP62122798

APPL-DATE: May 20, 1987

INT-CL (IPC): H01L029/78;H01L027/12

US-CL-CURRENT: 257/347,257/E29.273

## ABSTRACT:

PURPOSE: To control a TFT easily by a method wherein a conductive layer is formed onto an insulating substrate, the thin-film transistor TFT is shaped onto the conductive layer, and the conductive layer is isolated respectively into a P-MOS and an N-MOS, and connected to a source electrode.

CONSTITUTION: A conductive layer 3 formed through an LP-CVD method, etc., and

consisting of polysilicon is shaped onto an insulating substrate 1. A diffusion layer 9 for the conductive layer, to which a P-type or N-type impurity is doped and which is composed of P-SP>+-/SP> or N-SP>+-/SP>, is formed at the end section of the conductive layer 3. A TFT is shaped onto the conductive layer 3 through a conventional method. An impurity doped to diffusion layers 4 as source-drain regions has polarity reverse to the impurity

doped to the diffusion layer 9 at that time, the diffusion layer 4 is formed in N<SP>+</SP> when the diffusion layer 9 is shaped in P<SP>+</SP>, and the diffusion layer 4 is formed in P<SP>+</SP> when the diffusion layer 9 is shaped in N<SP>+</SP>. An active layer 5 is formed in a P type or an N type to which the impurity changed into the same polarity as the diffusion layer 9 is light-doped.

COPYRIGHT: (C)1988,JPO&Japio

19日本国特許庁(JP)

① 特許出願公開

## ⑩ 公 開 特 許 公 報 (A) 昭63 - 288067

@Int\_Cl\_1

識別記号

庁内整理番号

母公開 昭和63年(1988)11月25日

H 01 L 29/78 27/12

3 1 1

X-8422-5F 7514-5F

審査請求 未請求 発明の数 1 (全3頁)

**劉発明の名称 薄膜トランジスタ** 

②特 願 昭62-122798

**20出 願 昭62(1987)5月20日** 

⑫発 明 者 長 田 武 人 東京

東京都大田区中馬込1丁目3番6号 株式会社リコー内

⑪出 願 人 株式会社リコー 東京都大田区中馬込1丁目3番6号

砂代 理 人 并理士 佐田 守雄 外1名

明朝

1. 発明の名称

薄膜トランジスタ

- 2. 特許請求の範囲
  - 1. 絶象基板上にMOS型トランジスタを形成した存践トランジスタにおいて、絶象基板上に導電層が形成され、この導電層上に薄膜トランジスタが形成され、前記導電層はP-MOS、N-MOSにそれぞれ分離され、ソース電極と接続されていることを特徴とする薄膜トランジスタ。
- 3. 発明の詳細な説明

〔技情分野〕

本発明は等倍イメージセンサーや被品ディス プレイ等の駆動部として使用するのに好適な存 関トランジスタに関する。

(従来技術)

従来の薄膜トランジスタ (以下、単にTFT という) は第3回に示されるように、絶縁基板 上に直接括性層が形成されるよう構成されるも

〔目 的〕

本発明は上記した従来のTFTの有する問題 点を解消し、動作の安定したTFTを提供する ことを目的とするものである。

〔構 成〕

本発明のTFTの特徴とするところは、絶縁 基板上に導電層が形成され、この導電層上にT PTが形成され、前記遺電層はP-MOS、N -MOSにそれぞれ分離され、ソース電極と接 彼されていることにある。

•

以下に、本発明をその実施例を示す添付図面 を参照して説明する。

第1図は本発明TPTの一実施例を示すもの である。この第1図において、1は石英板等の 絶象基板であり、この絶象基板1上にはLP-CVD法等により成膜されたポリシリコンから なる準電層3が形成されている。そして、この 導電層3の始部にはP型またはN型不能物がド ープされたP'またはN'からなる導電層の拡散 層9が形成されている。このような導電層3上 には常法によってTFTが形成される。この農、 ソース、ドレイン領域をなす拡散層4にドープ される不能物は前記拡散層9にドープされた不 範物と逆の極性を有するものとし、例えば拡散 贈9がP'であるとすると拡散層4はN'となる

これら、第1図および第2図に示した実施例 TFTにおいて、拡散層9に金属電極7を接続 する。これにより、活性層5が導電層3を通し て拡散層9に接続された金属電極に加えられた 電位と同電位とすることができ、括性層5の電 位を任意に設定できることになる。またドレイ ンアパランシェ電流もこの拡散層9から外部に 4. 図面の簡単な説明 流出させることにより、TPTの動作不安定が 解消されることになる。

なお、第2回に示した実施例TPTによれば、 活性層 5 を電源ラインの下まで作製することに より、ステップカバレッジの発生が全く心配な いTFTが得られ、製造上の歩信りが大幅に改 暮されることになる。

以上のような本発明に係るTFTを等倍イメ ージセンサーの駆動回路部に用いた場合の平面 図を第4図に示す。この第4因の等倍イメージ センサーはくし形構造をなし、図中の10はN型 TPTの電源供給ライン、11はP型TPTの電 氯供給ライン、12はN型TFTの活性層、13は

ようにし、また拡散層9がN'であるとすると 拡散層4はP'となるようにする。それととも に、活性層5は拡散層9と同じ極性となる不頼 物がライトドープされたP型もしくはN型とな される.

第2回は本発明の他の実施例を示すものであ り、第1回のものと比べると、導電層3を別途 設けることなく、活性層となるべきポリシリコ ン層を比較的厚く形成し、活性層の下方を遵電 層領域としたものである。すなわち、比較的厚 く形成したポリシリコン層表面からソース、ド レイン領域となる拡散層4を該ポリシリコン層 下方にある厚さを残した制御された浸さとなる ように不純物をドーピングして拡散層4を形成 する。そして、拡散層4下方の領域、すなわち 第2因における点線部分より下方の領域を導電 層3とするものである。そして、この選定層3 の深さにまで達する拡散層9が拡散層4と逆の 極性を有する不純物をドーピングすることによ って形成されている。

P型TFTの活性質をそれぞれ示すものである。 (対 平)

以上のような本発明によれば、TFTの動作 が安定し、ゲート下の活性層の電位を任意に設 定できるため、TFTのコントロールが容易に なるという効果を存する。

第1回は本発明に係るTFTの一実施例を示 す斯面説明図である。

第2回は本発明に係るTFTの他の実施例を 示す新面説明図である。

第3回は従来のTFTを示す断面説明図であ

第4回は本発明に係るTFTを等倍イメージ センサーの駆動回路部に用いた場合の平面図で ある.

1 … 絶象基板 2 … 純嫩膜

3…導電層 4 … 拡散層

5…活性層 6…ゲート酸化膜

特開昭63-288067(3)

7 … 金属鐵框

8…ゲート電極

9 … 拡散層

10…N型TFTの電源供給ライン

11 ··· P 型 T F T の電源供給ライン


12… N型TFTの活性層

13… P型TFTの活性層


特 許 出 顧 人 株式会社リコー 代理人 弁理士 佐 田 守 雄

外1名 国海绵


第1図



第2図



**炜3**図



**第4** 図

